导语：先进封装不是摩尔定律失效的救世主，也并非与先进工艺互斥的新技术路径，其本质意义是挖掘芯片制造过程中的潜能，将传统封装中被延缓的数据传输速度和被损耗的大量功耗，通过技术和结构的创新极大程度的找回。

先进封装不是摩尔定律失效的救世主，也并非与先进工艺互斥的新技术路径，其本质意义是挖掘芯片制造过程中的潜能，将传统封装中被延缓的数据传输速度和被损耗的大量功耗，通过技术和结构的创新极大程度的找回。

与前道先进工艺不断迭代类似，“先进封装”其实也是一个模糊和长期变化的概念，每个时代的“先进封装”都意味着一次技术体系革新。例如，过去DIP、SOP、TSOP、QFP、LQFP等技术被看作传统封装时，BGA、CSP、FC、MCM(MCP)等技术就会被称为“先进封装”。

而时下被广泛提及的“先进封装”，实际是一次平面封装向2.5D/3D堆叠异构集成封装技术的升级跃迁。

缘起台积

如今的“先进封装”概念并非由封装厂提出，其最早诞生于2009年的台积电。当时台积电团队发现，在传统封装基板上的引线线宽超过50μm，随着逻辑芯片和存储芯片之间的数据传输量越来越大，高线宽会导致整颗芯片约40%的传输速度和60%的功耗被白白浪费。

而假如用硅中介层来替代传统基板，将逻辑芯片和存储芯片等堆叠封装，引线线宽能够缩小至0.4μm以内，被损耗的大部分传输速度和功耗都能被重新找回。

一位业内人士告诉集微网，该团队负责人与当时台积电的董事长张忠谋针对先进封装项目仅沟通了1小时左右，后者便给予了400人团队布建和1亿美元资本投入的承诺。基于使用硅中介层的3D堆叠，台积电于2012年推出了CoWoS封装技术，但由于成本较高而难以推广。随后又推出了主要针对手机芯片的InFO封装技术，采用聚酰胺薄膜代替CoWoS中的硅中介层，从而降低了单位成本和封装高度。

CoWoS和InFO先进封装解决方案，不仅为台积电的先进工艺之虎插上双翼，还帮助其与越来越多的客户深度绑定。其中，台积电先进封装技术最著名的一“战”便是吃光三星的苹果A系列处理器代工订单。

早在2015年时，苹果的A9处理器还分别交由三星的14nm和台积电的16nm代工。而一年之后，台积电竟在沿用16nm工艺的前提下包揽了苹果A10处理器的所有代工订单。从分庭抗礼到独霸天下，只因台积电在A10芯片上全面启用了自研的InFO FOWLP封装技术，在逻辑工艺并没有升级迭代的情况下，A10芯片仍然实现了40%的性能提升，并延长iPhone的待机时间。

2016年至今，台积电先进工艺不断下探的同时，先进封装技术也在不断升级，两者的相辅相成让苹果、AMD、英伟达等国际巨头都与台积电形成了长期的深度绑定。

一步步坐实晶圆制造龙头身份，台积电的一举一动显然会牵扯着各方神经，唯二能与之抗衡的Intel和三星也在晶圆制造后道的先进封装领域展开大规模投资布局。

谁是主力？

台积电下场发力封装业务，三星跟进的X-Cube技术步步为营，Intel基于先进封装技术进行架构变革，晶圆厂整齐的步伐彰显出了芯片制造商对于性能和功耗的极致追求，同时也让传统封装厂陷入尴尬境地。

图源：三星X-Cube技术

究竟是封测厂拿不动“刀”了，还是晶圆厂要求太高了呢？其背后还与先进封装本身的技术特征有关。

从技术角度来看，传统封装中的各类芯片都是水平互联，而先进封装中芯片堆叠后的互联，以及芯片向下连接基板时，都需要一种垂直互联的方式来提高系统的整合度和效能。目前， 业界主要依靠TSV（硅通孔）技术来实现。

TSV技术通过在硅中介层上以蚀刻或激光的方式钻孔，再以导电材料如铜、多晶硅、钨等物质填满，堆叠的芯片便能通过被填充的硅通道实现垂直互联。与以往的IC封装键合和使用凸点的叠加技术相比，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。在现有的先进封装方案中，不论是台积电的CoWoS，还是Intel的Foveros 3D技术、三星的X-Cube技术，都需要用到TSV技术。

正是因为TSV技术对于时下的先进封装各类体系不可或缺，加之晶圆厂在硅中介层制造上具有先天优势，因此主流晶圆厂的封装事业部纷至沓来。

“由于技术和结构的特殊性，先进封装既需要晶圆制造工序，又需要常规封装工序，这也意味着无论是晶圆厂还是封装厂，要想进军先进封装事业就需要补充学习对方的长处。”一位先进封装领域资深人士告诉集微网，“而由于晶圆制造业所涉及的学科数量、工艺工程的复杂程度都远高于封装业，因此晶圆制造厂学习封装的技术难度，远低于封装厂学习晶圆制造的技术难度。”